Die meisten elektronischen Geräte, insbesondere solche, die Computer beinhalten, verwenden digitale Chips, da der Designprozess einfach und skalierbar ist. „Aber der Vorteil von Analog ist enorm. Sie werden eine Leistungs- und Größenverbesserung um Größenordnungen erzielen“, erklärt Chetan Singh Thakur, Assistant Professor am Department of Electronic Systems Engineering (DESE), IISc, dessen Labor die Bemühungen zur Entwicklung des analogen Chipsatzes leitet. In Anwendungen, die keine präzisen Berechnungen erfordern, hat analoges Computing das Potenzial, digitales Computing zu übertreffen, da ersteres energieeffizienter ist.Beim Entwerfen analoger Chips sind jedoch mehrere technologische Hürden zu überwinden. Im Gegensatz zu digitalen Chips ist das Testen und Co-Design von analogen Prozessoren schwierig. Große digitale Prozessoren können einfach durch Kompilieren eines High-Level-Codes synthetisiert werden, und dasselbe Design kann mit minimalen Modifikationen über verschiedene Generationen der Technologieentwicklung hinweg portiert werden – beispielsweise von einem 7-nm-Chipsatz zu einem 3-nm-Chipsatz. Da sich analoge Chips nicht leicht skalieren lassen – sie müssen beim Übergang zur Technologie der nächsten Generation oder zu einer neuen Anwendung individuell angepasst werden – ist ihr Design teuer. Eine weitere Herausforderung besteht darin, dass es beim analogen Design nicht einfach ist, Präzision und Geschwindigkeit mit Leistung und Fläche abzuwägen. Beim digitalen Design kann das einfache Hinzufügen weiterer Komponenten wie Logikeinheiten zu demselben Chip die Präzision erhöhen, und die Leistung, mit der sie arbeiten, kann angepasst werden, ohne die Geräteleistung zu beeinträchtigen.Um diese Herausforderungen zu bewältigen, hat das Team ein neuartiges Framework entwickelt, das die Entwicklung analoger Prozessoren ermöglicht, die genau wie digitale Prozessoren skalieren. Ihr Chipsatz kann neu konfiguriert und programmiert werden, sodass dieselben analogen Module über verschiedene Generationen von Prozessdesigns und über verschiedene Anwendungen hinweg portiert werden können. „Sie können dieselbe Art von Chip entweder bei 180 nm oder bei 7 nm synthetisieren, genau wie beim digitalen Design“, fügt Thakur hinzu.Es können verschiedene Machine-Learning-Architekturen programmiert werden ARYABHAT, und wie digitale Prozessoren, können robust über einen weiten Temperaturbereich arbeiten, sagen die Forscher. Sie fügen hinzu, dass die Architektur auch „Bias-skalierbar“ ist – ihre Leistung bleibt gleich, wenn die Betriebsbedingungen wie Spannung oder Strom geändert werden. Das bedeutet, dass derselbe Chipsatz entweder für ultra-energieeffiziente Internet of Things (IoT)-Anwendungen oder für Hochgeschwindigkeitsaufgaben wie die Objekterkennung konfiguriert werden kann.Das Design-Framework wurde im Rahmen der Doktorarbeit des IISc-Studenten Pratik Kumar und in Zusammenarbeit mit Shantanu entwickelt ChakrabarttyProfessor an der McKelvey School of Engineering, Washington University in St. Louis (WashU), den USA, der auch als McDonnell Academy-Botschafter von WashU beim IISc fungiert. „Es ist gut zu sehen, dass sich die Theorie des analogen, vorspannungsskalierbaren Rechnens in der Realität und in praktischen Anwendungen manifestiert“, sagt Chakrabartty, der zuvor vorspannungsskalierbare analoge Schaltungen vorgeschlagen hatte.Die Forscher haben ihre Ergebnisse in zwei Pre-Print-Studien skizziert, die derzeit einem Peer-Review unterzogen werden. Sie haben auch Patente angemeldet und planen, mit Industriepartnern zusammenzuarbeiten, um die Technologie zu kommerzialisieren.
Die Chipsätze, damit KI-Apps schneller laufen
Analoge Computing-Chipsätze der nächsten Generation für Anwendungen der künstlichen Intelligenz (KI) könnten dank eines von Forschern des Indian Institute of Science (IISc) entwickelten Design-Frameworks viel schneller werden und weniger Strom verbrauchen.Unter Verwendung ihres neuartigen Design-Frameworks hat das Team einen Prototyp eines analogen Chipsatzes namens ARYABHAT-1 (Analog Reconfigurable Technology And Bias-Scalable Hardware for AI Tasks) gebaut. Diese Art von Chipsatz kann besonders hilfreich für Anwendungen auf Basis künstlicher Intelligenz (KI) wie Objekt- oder Spracherkennung sein – denken Sie Alexa oder Siri – oder solche, die massive parallele Rechenoperationen bei hohen Geschwindigkeiten erfordern, heißt es in einer IISc-Erklärung.